解決方案Verdi Automated Debug節省一半的偵錯時間
Siloti Visibility Automation降低模擬資源耗費
Certitude消除驗證中的不確定性
技術文章Visualizing, analyzing and debugging SystemVerilog testbench environmentsEDA DesignLine - May 2009
Functional qualification: A Technical Brief EDA Design Line - Mar 2009
技術白皮書SVTB 偵錯&分析RTL 偵錯的先進技術
解決方案Laker Custom Layout Automation System事半功倍的卓越佈局結果
Laker Advanced Design Platform開放式電路編輯、模擬、及偵錯環境
Technical ArticlesCustom IC Design Automation - It's time to get practicalSCD Source - Jan 2009WhitepapersLaker 客製化佈局參數化元件Laker製程設計套件(PDK)
June 25, 2009 思源、台積電合作65奈米製程PDKs -- 電子時報
June 24, 2009 思源宣佈與台積電聯手開發尖端製程設計套件 -- EETimes
June 23, 2009 思源科技與台積電聯合開發多重技術節點的製程設計套件組合--EDN Taiwan
More news >
August 18, 2009 Taiwan SCC 2009 - 新竹國賓大飯店
More events >
人力資源
每月營業額報告
教育訓練
SpringSoft Newsletter
技術支援
業務聯絡
合作夥伴
關於思源
Copyright © 2009 Springsoft Inc. All Rights Reserved. Sitemap