| |
Synopsys 的 SystemVerilog Catalyst
program 主要在推動 EDA 工具、verification IP，以及各項支援 SystemVerilog
設計與驗證標準所需之訓練服務的開發與利用。
SystemVerilog Catalyst Program 之公司會員得有權取得 Synopsys 的各項設計及驗證工具，包括VCSTM、HDL
CompilerTM以及 Design ComplierTM與
LEDAR ® 之前端語言編譯器（front-end language compiler），以用於開發
SystemVerilog 工具，並確保它們的互通性及支援共同的客戶所需。 |
Tel +886-3-5794567
Fax +886-3-5799000
e-Mail 
