Synopsys System Verilog Catalyst プログラム

Synopsys社のSystemVerilog Catalystプログラムは、設計と検証に対してSystemVerillogスタンダードをサポートするEDAツール、検証IP、研修サービスの開発と利用の向上を促進します。
SystemVerilog Catalystプログラムの法人会員は、VCS^TM、HDL Compiler^TM、Design Complier^TMのフロントエンド言語コンパイラ、SystemVerilogをベースにしたツールの開発を目的としたLEDAR ®を含むSynopsys社の設計、検証ツールを利用することができ、共通のお客様への相互運用とサポートを提供することができます。