製品情報
スプリングソフト社は、複雑なデジタル、アナログおよびミックスドシグナルIC、ASIC、 マイクロプロセッサやSoCの設計および検証段階で最も困難な場面の時間短縮を可能にする、 ユニークな自動化技術を提供しています。わが社のソリューションは長く時間のかかる作業を自動化することで、 より多くの時間を設計の重要な部分に費やすことを可能にします。当社の製品ラインはNovas™エンハンスメト・ソリューションズと Laker™カスタムICデザイン・アンド・レイアウト・ソリューションズで構成されています。
Novas 検証エンハンスメント・ソリューション |
Laker™ カスタムIC デザイン＆レイアウト・ソリューション |
|
|
デバッグ・オートメイション ベリフィケーション・クルーザー プロトタイプ デバッギング |
カスタムデザイン＆レイアウト テストチップ・ディベロップメント
|
Novas 検証エンハンスメント・ソリューション
検証エンハンスメント・ソリューションには Novas Verdi™ 自動デバッグ・システムとNovas Siloti™自動視覚化システムがあります。 スプリングソフト社の製品は既に10年以上実績があり、世界の上位20社のファブレス企業およびIDMを含む 半導体企業、並びにシステム企業において採用されており、 多くの企業がわが社のソリューションを用いて設計TAT短縮を実現しています。 また、私たちは顧客との密接な信頼関係を築いています。 毎年EE Times が行なうユーザアンケートにおいて、Novasの検証エンハンスメント・ソリューションは 2002年から5年連続で顧客満足度No.1製品に輝きました。
Verdi 自動デバッグ・ソリューション
デバッグ・タイムを半減
Novas Verdi 自動デバッグ・システムは、デジタル設計のデバッグ時間を最大50％削減する先端のデバッグ・ソリューションです。
Novas のデバッグ・システムは独自の動作解析テクノロジーで結果から原因までのトレースを自動化します
以下のカテゴリーで、設計を包括的に統合:
- 設計の抽象度 ：システム、テストベンチ、RTL、ゲート
- 言語 ：Verilog、VHDL、SV、SVA、SVTB
- 動的および静的検証
Novas のデバッグ機能は、 設計フローを通して検証および解析をサポートするモジュールを加えることにより、 さらに向上させることが可能です。
Verdi の拡張機能には以下のものがあります。
- nTX：より高度な抽象化レベルにおける、より広範なトランザクション・レベルのデバッグおよび解析機能を実現。
- nAnalyzer：インプリメンテーション時に起こる、設計エラーの解析を1つの環境に統一し、クロック、クロック・ツリーおよびタイミングの問題にフォーカスします。
Siloti 自動視覚化ソリューション
シミュレーションのオーバーヘッドを取り除く
自動視覚化製品のNovas Siloti ファミリーは、デザイン中全ての信号データをダンプする際に生じるオーバーヘッドを 無くすことにより、検証メソドロジを変換します。Siloti テクノロジーは、ダンプするために必要最低限の信号のみを 特定することで、複雑なICやSoC設計の内部信号を全て視覚化し、そのダンプした信号から”オンデマンド”で残りの信号 を生成し、ゲートレベルの結果をRTLソースコードへ関連付けします。
Siloti製品は以下の目的で、 フルチップ・シミュレーションにおいて用いられます：
- Siloti のオンデマンドなデータ展開エンジンを用いて検証オーバーヘッドへの 影響を最小限に抑えながら完全な可視化を実現。
- Siloti の重要エレメントであるシグナル解析エンジンにより、どの信号を記録するべきかを推測する必要が無くなります。
- ファイルサイズ、ファイル変換時間および保存コストの削減
Certitude機能認証ソリューション
検証の不確実性を排除する
CertitudeTM機能認証システムは検証環境が十分であるかを評価し、検証時間を短縮できる唯一のソリューションです。このソリューションには下記に挙げる独自の自動化機能があります。
- 検証環境の品質を客観的に測定
- 設計のバグを隠す可能性がある検証漏れを特定
Certitudeシステムは、検証環境の活性/非活性、伝播/非伝播、エラーの検出/未検出に関する詳細情報を提供し、既存のツールでは見落とされていた検証の脆弱性やバグを明らかにします。Certitudeシステムは「設計にバグがあった場合、どうやって検出したらいいか」という疑問にお答えします。
ProtoLink Probe Visualizer
The ProtoLink™ は、デザインの可視化を劇的に向上し、
FPGAベース・プロトタイピングボードのデバッグを容易化する革新的なソリューションです。
Probe Visualizerは以下を実現します：
• プロトタイプボード上のデバッグ時間を半減
• プロトタイプボードでの検証効率を改善し、SoCデザインの検証を早期に完了
• プロトタイプボードの迅速かつ早期の導入によるROIの最大化
Laker™ カスタムIC デザイン＆レイアウト・ソリューション
カスタムICデザイン＆レイアウト・ソリューションのLaker ラインは：
- Lakerコントローラブル・カスタム・レイアウト・オートメーション・システム
- Laker アナログ・デザイン・プラットフォーム
- Laker テストチップ開発プラットフォーム
-
Lakerフラット・パネル・ディスプレー・エディタ
Laker コントローラブル・レイアウト・オートメーション
より少ない労力でより優れたレイアウト結果
Laker カスタム・レイアウト・オートメーション・システムはアナログ、ミックスドシグナル、メモリ、 およびカスタムIC設計の強力なソリューションです。
Laker カスタム・レイアウトの利点：
- 特許取得済みMagic Cell™ テクノロジー
o デバイス生成、エディットおよび単純操作を自動化
o PCellスクリプティングの労力を大幅に削減。 - スケマティックドリブンなフローとルールドリブンな処理を自動化。
o レイアウトを加速。
o 人手による高度なクオリティ面はそのまま保持。
o LVS/DRC検証時間を削減。 - スケマティック・ドリブンなレイアウト・テクノロジー
o 制約を抽出し優先します。
o カスタムの配置配線を自動化し、より良い結果をより早く実現。
Lakerアナログ・デザイン・プラットフォーム
オープンなスケマティック編集、シミュレーションおよびデバッグ環境
Laker アナログ・デザイン・プラットフォーム (ADP)は、スケマティック・エントリ、シミュレーション・コンソール、 および波形解析ソフトウエアを含む、ユーザ・フレンドリーなカスタム設計の環境を提供します。Laker ADPは、 一般的なアナログ・シミュレータと密接に統合されており、アナログ、ミックスドシグナル、 メモリ、カスタムデジタル回路を迅速に設計するための完全なソリューションを提供します。
Laker ADP の利点：
- 特許取得のスケマティック生成テクノロジ
o 既存のネットリストから読み書き可能なスケマティックを生成。
o 階層や接続性を容易に視覚化 - あらゆるメジャーなアナログ・シミュレータと統合。
o インタラクティブ・シミュレーション・コントロールおよび波形解析の容易化 - 使いやすく、直感的に理解可能な、スケマティック表示。
o 強力なプロパティ・クエリ機能と編集機能を提供。
Laker 自動テストチップ開発プラットフォーム
より少ない労力で高品質テストチップ・レイアウトを実現
テストチップ開発に寄与する唯一のレイアウト・ソリューション、Laker 自動テストチップ開発プラットフォームは、 テストチップ開発フローから、手間がかかり、エラーを起こしやすい作業を取り除きます。その最先端自動化技術と、 再利用可能なパラメータ化されたテスト構造を生成するための直観的なユーザ・インターフェイス、 ならびにテストライン・ライブラリにより、ユーザは品質と柔軟性を失うことなくテストチップを効率的に生成します。
Laker 自動テストチップ開発プラットフォームの利点：
- テストチップ開発のサイクル・タイムを月単位から日または週単位に削減
- マスクおよびウェハー・リスピンを減らし、プロセス開 発コストを削減。
- プロセス・キャラクタリゼーションの最適化のため、簡単に調整できるパラメータの使用により結果品質を向上。
Lakerフラット・パネル・ディスプレー・エディタ
より少ない労力で高品質のフラット・パネル・レイアウト結果
Lakerフラット・パネル・ディスプレー・エディタはフラット・パネルの物理設計におけるテクノロジー・リーダーです。フラット・パネル・ディスプレーのメーカ、トップ５のうち4社が使用しているLaker フラット・パネル・ディスプレー・エディタは、フラット・パネル設計専用に作り込まれた内蔵機能を持ち、レイアウト・エンジニアが他のソリューションを使うよりはるかに少ない時間でフラット・パネル・レイアウトを作成、操作および検証することを可能にします。
Laker フラット・パネル・ディスプレー・エディタの利点：
- パラメータ化したユーザ定義のデバイスの中で素早いピクセル生成と編集
- 階層セル配置と抽出
- 等抵抗配線
- オープン、ショートのチェック
- 抵抗計算とクロス・プロービング
- フレキシブルなポリゴンおよびテキスト作成
Laker™ Custom Row Placer
The Laker™ Custom Row Placerは、Lakerカスタム・レイアウト環境内で、カスタム・デジタル/スタンダード・セルの自動配置においてユニークな機能を提供します。ミックスド・シグナル及びカスタム・デジタル設計で使用されるデジタル・ブロックにおいて、従来の自動配置配線ツールでは実現できなかったクリティカルな性能を実現し、かつ正確にカスタム設計することを可能にします。
この特許所有の技術を使用することにより、下記の事柄が可能になります：
• Laker カスタム・レイアウト環境を離れることなく、デジタル・ブロックを自動生成することにより、設計時間の短縮が可能
• APRの処理速度を維持しつつ、フル・カスタム・レイアウトの性能を実現
• 手作業による品質を維持すると同時に、検証済みのスタンダード・セルを使用することにより、信頼性が向上
Laker™ Custom Digital Router
The Laker™ Custom Digital Routerは、ミックスド・シグナルICのデジタル設計に対し効率を向上させる。この新しい配線機能は、Laker Custom Row Placerと統合することにより、カスタムICレイアウト環境下で高性能デジタル設計を実現する上で、非常に有効なパッケージになります。
Laker Custom Digital Routerは、Lakerカスタム・レイアウト・システム内でデジタル・ブロックの配線を行う独自の自動化技術を搭載しており、設計時間を短縮します。カスタム設計環境内にデジタル・ブロックを生成することにより、次のような事が可能になります。
- 時間のかかるデジタルAPR（自動配置配線）とカスタム・レイアウト環境間の切り替えや、必要なデータの準備/データ変換の手間を排除
- 手作業で行われていた、クリティカルなネット配線やクリティカルなセル配置の最適化等に、Laker自動カスタム・レイアウト・システムの機能を利用可能
- 高性能デジタル・アプリケーション用に、実証済みのスタンダード・セルを用いることにより、従来手作業で行われていた時間を短縮
