Siloti Visibility Automation

[pdf download]

 

Siloti Visibility Automation システムは、設計における全ての信号のデータダンプに関係するオーバーヘッドを削減することにより、 検証メソドロジを変えます。Silotiシステムのユニークな自動化テクノロジーは、以下の方法により、複合ICやシステムオンチップ（SoC） 設計の内部信号を完全に視覚化させます。

• ダンプすべき最低限の信号を特定。
• その他の信号データをオンデマンドで生成。
• ゲートレベルのダンプ結果をレジスタトランスファレベル（RTL）のソースコードに関連付ける。

Siloti システムはフルチップ・シミュレーションの時に使用され、以下のことを可能にします。

• 検証性能への影響を最小限に抑え、関数処理を十分に視覚化させる。
• ゲートレベルの検証結果をRTLデザイン上で解析、デバッグ。
• 検証時間全体とそのコストの削減。

検証スループットと予測性の向上
パワフルかつ今後の技術を躍進させる自動視覚化テクノロジは、以下の方法により設計の誤った動作の原因の究明と修正のプロセスを加速します。

• 検証中にダンプすべき最小限の「必要な」信号を予測。
• 限られたダンプ済みデータのセットを解析し、欠如した情報を自動的に再生成する。
• 下位レベルのチップの信号データを、対応するRTLの記述に関連付ける。

不十分な視覚化は検証を妨げる
大規模設計の検証中に発見された根本的原因を解析し、切り離すための充分な量の信号を観察することは、以下の理由により、一層困難かつ高価に、そしてより時間のかかるものとなっています。

• 膨大な量のデータが生じる。
• 検証ランタイムにおいて信号データをダンプするために、パフォーマンスが低下する。
• ハードウエアベースの検証を用いた場合、アクセスできる信号データの量とタイプの限界。
• 馴染みのない下位レベル設計のシミュレーションの際に、ダンプされた信号データを解釈することの難しさ。

 

 

自動視覚化テクノロジ Siloti システムの自動視覚化テクノロジは、クリティカル設計と検証リソースのパフォーマンスに注意を払うことに対するインパクトを削減するため、Visibility Analysis技術とData Expansionエンジンを結合します。

自動視覚化エンジン

• Siloti のデータ拡張機能と共に用いる場合、完全な視覚性に必要な信号の最小限のセットを決定するためのRTLおよびネットリストの解析を行います。
• 対象を設計全体または特定のブロックや信号のみにするなど、必要となるフレキシビリティを提供。

Data Expansion エンジン

• RTLやネットリストの構造から必要信号解析の結果、ダンプされなかった信号を自動的に計算。
• 必要な数値のみをオンデマンドで計算することにより、データ生成プロセスを最適化。

これらのコアとなる性能に加え、オプションのCorrelation とReplay モジュールはゲートレベルの検証結果の視覚化と検証をより効率的にします。

Abstraction Correlation モジュール

• ゲートレベルの検証結果を自動的にRTL設計上にマッピング。
• データ拡張エンジンとシームレスに相互運用し、RTLデザインの完全な視覚化を用いた解析およびデバッグを可能にする。

Replay モジュール

• ダンプ済みの必要信号のデータを利用。
• エラーが検出された場合、フルタイミング・シミュレーション再実行の必要性をなくし、特定のタイミングウィンドウのインクリメンタルかつ正確なタイミングのシミュレーションを可能にする。
• 特定のタイミングウィンドウ内のすべての信号に対して完全な視覚化を提供し、タイミングエラーの迅速な解析およびデバッグを可能にする。

検証および認証メソドロジの最適化
Silotiの自動視覚化システムの性能はフルチップ・シミュレーション、エミュレーション、ファーストシリコンのプロトタイプおよびシリコンの動作確認メソドロジを大幅に改善します。また以下の方法により、エラー発見時に設計オペレーションの理解をスピードアップし、検証リソースをより活用することを可能にします。

• シミュレーション時にダンプされた信号のセットを最小限にし、それにより、完全な視覚化を保つ一方、ランタイム性能を改善しダンプファイルのサイズを削減。
• 問題の切り分けおよび修正に必要なシミュレーションの複数イタレーションを無くす。
• 処理速度が遅くてタイミング精度の高いゲートレベル・シミュレーション中に保持しておかなければならないデータ量を削減。
• エミュレーション、またはプロトタイプ運用中にプローブされる信号のセットを最小限にし、完全な視覚化を保つ一方、検証性能を改善
• ゲートレベルの検証結果をRTLソースに関連付け、デザイン動作を簡単に理解し、デバッグする。

デバッグと解析を加速
Verification EnhancementソリューションのNovasプロダクト内でSiloti のVisibility Automationシステムは、Verdi Automated Debugシステムと完全に統合されており、ゲートやRTLのさらなるデバッグにおいて、完全な視覚性によるメリットを享受できます。Siloti システムの性能は自動的に、デバッグ中にデータの関連付けおよび拡張を行い、Verdiシステムのパワフルな視覚化および自動化の性能を利用し以下のことを可能にします。

• フレキシブルかつパワフルなデザインビュー内で、重要なロジックを抽出、切り分けおよび表示する。
• ユニークな動作解析テクノロジを使って、自動ビヘイビアトレースを行う。
• 設計、アサーション、およびテストベンチ間の運用および相互作用を明らかにする。

 

Siloti Visibility Automation環境はVerdi Automated Debug システムに要求された信号データをオンデマンドで供給し、性能とメモリ・リソースを最適化します。

Siloti Visibility Automation システムが検証時のオーバーヘッドを削減
SpringSoft社のNovas Verification Enhancement ソリューションはSiloti Visibility Automationシステムを含み、フルチップ・シミュレーション、エミュレーション、ファーストシリコンのプロトタイピングおよびシステムバリデーション時に、信号の視覚性が低下するというコストのかかる問題を解決します。さらなる設計の理解、より予測可能な検証およびバリデーションのサイクル、複合ICおよびSoCのより速いデバッグなどの利点を直ちに実感できます。

Siloti が業界から得た評価
エレクトロン・ドール2006 プロダクト・オブ・ザ・イヤー
ベスト・イン・テスト2007 テスト＆メジャーメント・ワールド名誉賞
EDN マガジントップ100リスト
インターナショナル・エンジニアリング・コンソーシアム2007 デザイン・ビジョン賞ファイナリスト
EDNイノベーション2006ファイナリスト

 

 

 

Realted File Download: SS_Siloti_Datasheet_J3.pdf

 

商品名	輸出ライセンス	ECCN番号	アメリカ合衆国輸出管理規則
Siloti Visibility Automation	NLR	3D991	アメリカ合衆国輸出管理規則 General Prohibitions / Part 736.2