カスタム・デザイン環境における デジタル配置配線
ハイエンドICという分野があります。この分野は、トップレベル記述がSPICEネットリストであるため”analog-on-top”と呼ばれており、主にデジタル機能を持ったブロックが増えつつあるアナログ回路で構成されています。これまで、このようなデジタル回路は比較的小さく、通常それぞれわずか数十、数百、場合によっては数千のロジック・セルでした。このようなブロックは、従来のカスタム・デザイン・キャプチャ/レイアウト技術を使用して、アナログ設計者が手作業で設計していました。

» more

OPENACCESSに PCELL をキャッシングする
コンピュータ・プログラムでは、キャッシングは、命令を繰り返し実行する際にリクエストを再び行うことなく迅速に結果を得るために、ディスクで通常使用されている機能から、出力データを保存するために使用されています。これと同じメカニズムを、カスタムICデザインでパラメータ化されたセル(PCell) の表示を高速化するために使用することができます。Electronic Design Automation (EDA)ツールには、性能的な事由からPCellを自動的にキャッシングするもの、追加ライセンスを必要とするもの、まったくキャッシングしないものがあります。性能的な利点に加え、PCellキャッシングは、デザインフローの中でPCellを他のツールでも見ることができるようにすることも可能です。

» more

シリコン実証済みインターオペラブルPDK
2009年7月21日に、TSMC社は業界最初のインターオペラブル・プロセス・デザイン・キット（iPDK）のリリースを発表しました。このキットは、 TSMC社の65ナノメータ(nm）MS/RFプロセスで完全に認証されており、Cadence社、Ciranova社、Magma社、Mentor社、 SpringSoft社、Syonpsys社、その他主要EDAベンダー全てがサポートすることを発表しました。2010年3月24日に、TSMC社がメンバーの一員であるInteroperable PDK Library(IPL） Allianceは、IPL 1.0スタンダードを発表し、業界全体が利用可能なTSMC iPDKの基礎となるテクノロジを作成しました。

» more

人が共に働く時、EDAツールも共に駆動する
2006年の終盤に、エレクトロニクス・デザイン・オートメーション（EDA）・ソフトウェア企業5社が集まり、インターオペラブルPCellライブラリとこれらを使用するためのオープンなインフラの構築と提供を目的に、協力することで合意しました。この”proof-of-concept PCell Library”は、6ヶ月以内で開発、リリースされ、その後1年以内に開催された「The fall 2007 Si2 OpenAccessコンファレンス」で異なるEDA企業5社の8つの異なるツール上で動作することが公開されました。それ以来、このライブラリは1,000回以上もダウンロードされています。このような、あり得そうもない競合会社が集まっての成功は、集積回路（IC）設計ツールのサプライ・チェーンにとっては、協業することがメリットになることを表しています。

» more

コントローラブル・オートメーションと相互運用性規格: 次世代チップデザインのためのカスタム・デジタルレイアウトのスケーリング
大規模なデジタルIC（集積回路）設計におけるレイアウトには通常、高度に自動化された配置配線(APR)ツールが用いられています。カスタムレイアウトの代わりにAPRを使用するにはトレードオフを行う必要がありますが、APRがもたらすスピードや信頼性の高さは、多くのデザインにとって面積や性能の面で、はるかに重要な意味を持ちます。しかし、最高の性能や可能な限り最小面積といった条件のあるデザインは、未だにカスタムICレイアウト手法を使用して「手作業」行われています。

» more