LakerTM Blitz
SpringSoft的Laker Blitz芯片层级版图编辑器, 专为加速 超大型和高密度 芯片完工修整作业而设计
Laker Blitz提供了:
- 缩减下线到生产的周期时间与次数
- 高速的全芯片除错,确保高质量的设计
- 降低IP 合并的成本
光速般的芯片完工修整作业
Laker Blitz有效地的改善了芯片完工修整的速度和生产力。Blitz采用了创新的高速数据存取技术，大幅提升了时下超大型和先进制程系统芯片层级设计中 输入、读写、编辑 、和输出超大容量的GDSII文件的速度。为需要存取全阶层的芯片层级版图数据的使用提供了:
- IP或SoC 的整合应用
- 输入与查看 超大容量GDSII文件，较一般版图编辑器快5至20倍的速度
- 单一环境下完成执行单元(cell)、 指定范围、或是全芯片的设计规则检验与错误修正
凌驾于传统查看器
Laker Blitz 建立在业界广泛使用兼备高质量和稳定的 Laker 定制版图系统上，因此能够直接利用所有Laker既存的编辑功能和无与伦比的互操作性，并且协用户同时完成芯片下线和缩减时间与成本的要求。
主要功能
- 内建的连接线搜寻和检视功能，可迅速完成全芯片重点线路的除错
- 利用Laker Tcl 扩展数据库接口来完成流程自动化
- 整合标准认可使用的DRC 工具，如Calibre 和 IC Validator
- 完整的Laker API 方便和第三方工具软件 做衔接整合
事半功倍，效果出众
如同所有SpringSoft受欢迎的 Laker全定制IC设计和版图的自动化解决方案 一样，Laker Blitz使用户能够轻易的实现半功倍且效果出众的成绩，汇集了高速，高容量数据库和成熟的版图技术，非常适合芯片的半导体制造商，代工厂和无晶圆厂设计公司的要求。
Laker Blitz的环境拥有 Laker使用者所熟悉和易用的图形界面，与兼容现有Laker的数据编辑和DRC验证能力。
相较于在现有版图查看器，或是高价的P&R工具中有限的功能，Laker Blitz的用户将能体会显著的效率提升，而不是痛苦缓慢的完成任务。
关于Laker完整的产品线信息，请访问：Laker Custom IC design solutions
Datasheet Download: 
SS_Laker Custom Layout_Datasheet_SCH.pdf
