ProtoLink Probe Visualizer

ProtoLink Probe Visualizer 是创新的原型板验证解决方案，不仅能够大幅提升设计能见度，还可简化预制与定制 FPGA原型板的侦错作业。 

Probe Visualizer 可以协助您： 

• 缩短一半的原型板侦错时间
• 改善 SoC 设计早期检验阶段的验证效率
• 通过更迅速、更早期的原型板配置，实现最大的投资回报率

加速原型板验证作业

Probe Visualizer 运用专利互连技术与专业软件自动化，将SpringSoft独步业界的Verdi^™ 自动侦错系统运用在原型板上。这种独特的产品结合，打造出前所未有的快速原型验证典范，协助原型板研发人员与 SoC 设计团队： 

• 观察数千个信号在数百万频率周期中的实时变化
• 在RTL级 进行原型板设计侦错作业
• 快速改变探测(probe)流程，在数分钟内即可新增/变更探测
• 顺畅侦错多个预先分区 (pre-partitioned)的FPGA设计

提升设计能见度

Probe Visualizer 提供弹性的 FPGA 原型验证方法，克服传统硬件支持方式在能见度、操作便利性以及成本方面的局限。这款产品运用以软件为基础的直觉式方法，达到更高水平的设计能见度： 

• 透过操作方便的分时多任务 (TDM) 技术，将探测信号的数量由数十个增加至数千个
• 支持多重探测群以及探测总线 (probe bus)，每个 FPGA内的单一探测总线可同时检视高达8 千个信号
• 可依据需求配置 Siloti^™ 能见度自动增强系统，决定所需的最低探测信号数量，达到最佳的设计能见度

缩短侦错作业时间 

从 RTL 设计时间到最后的设计实现阶段，Probe Visualizer 让 FPGA 原型板的侦错作业更简便。这款产品与SpringSoft Verdi 侦错平台共享相同的编译 (compiling) 技术与设计知识数据库： 

• 提供进阶检视、追踪与分析能力，让RTL 侦错更方便
• 可在 Verdi 与 Probe Visualizer 环境间自由拖曳探测信号
• 可跨多个 FPGA 检视波形，并设定事件/触发点 (event/trigger)，进而分析设计行为，并找出错误的根本成因
• 透过局部绕线新增/变更探测，避免冗长的重复编译时间与侦错循环
• 在整个原型侦错流程中，保持 RTL 与逻辑门级的信号对映性 (RTL-to-gate correlation)

功能完整，操作简单 

Probe Visualizer 提供自动化的 FPGA 设置作业、探测信号调校与接口工作。这款产品的独立式架构，可与任何硬件结合，不仅为定制或预制原型提供立即可用的操作方式，还可让使用者通过最先进的 FPGA 技术，轻松方便地转换到新一代机板。 

核心功能 

• 在 FPGA 上植入小型 soft IP，实现同步与异步取样作业
• 储存探测数据并上传 FSDB 到工作站供侦错作业使用
• 使用单一设计编译作业来提供给Probe Visualizer 与 Verdi 侦错软件使用
• 探测内存可储存高达 4400 万频率周期数据，不占用 FPGA 资源
• 快速改变探测 (Probe ECO) 搭配整合式版本管理系统，可省下许多小时的设置时间
• 灵活的硬件套件，可链接工作站与原型板，执行一般的内电路仿真 (in-circuit emulation) 作业

• ProtoLink 适配卡，可透过 J 链接器与 Mictor 链接器，将执行 Probe Visualizer 软件的工作站链接至原型板
• 高速光纤信道，将适配卡链接至工作站
• 适配卡搭载 2GB 的探测内存，可储存探测数据
• 支持定制原型板与标准的 HAPS、TAI Logic Module 与 ChipIt 预制原型板

Download Datasheet_Simplified Chinese

Resources

For more details about the underlying innovations and use model enabled by the ProtoLink Probe Visualizer, download the technology backgrounder here.

May 23, 2011: SpringSoft推出 新产品PROTOLINK PROBE VISUALIZER 加速 FPGA 原型板的验证工作 S

Back to top