通过ProtoLink Probe Visualizer加速基于FPGA原型板的验证
实时设计能见度、现成的RTL侦错和定制板，加速原型验证和确保早期SoC系统验证
系统级芯片(SoC)设计在尺寸和复杂度方面持续增长。与此同时，市场窗口正在缩小，并且当前电子市场对上市时间压力极其敏感。所有的这一切促成了对SoC设计和验证组件的极大需求。的确，现在业界广泛认同的是：验证在整个SoC开发周期中占据了大约70%的时间。因此，任何可以降低验证成本、加速验证运行和在开发周期更早期推动验证的产品都能引起极大兴趣。
很多公司正在转向一种具有性能和低成本优势的、基于FPGA的原型方法，它通过应用软件实现关键设计模块或整个系统的系统级验证。但是，原型设计通常被延迟或仅限于开发周期的后期，因为它们本身很难设置，并缺乏充分为设计侦错所需的能见度。
SpingSoft的ProtoLink™ Probe Visualizer推出了一种创新而实惠的软件驱动方法，可显著提升设计能见度，并简化对现成的和定制设计的FPGA原型板的侦错。它结合了获得专利的互联创新和专有的软件自动化，以及业界领先的Verdi™ HDL侦错平台，通过在SoC设计和验证组件上进行更快和更早期的介入，缩短了验证周期并将投资回报最大化。
